Semiconductor device and method of producing the sam	
Patent Number:	□ <u>US2002037619</u>
Publication date:	2002-03-28
Inventor(s):	ABE YUJI (JP); MIURA NARUHISA (JP); OISHI TOSHIYUKI (JP); SUGIHARA KOHEI (JP); TOKUDA YASUNORI (JP)
Applicant(s):	
Requested Patent:	□ <u>JP2002100762</u>
Application Number:	US20010809211 20010316
Priority Number (s):	JP20000288417 20000922
IPC Classification:	H01L21/336
EC Classification:	H01L21/336H20, H01L21/336L, H01L21/336U, H01L29/10D2B2B, H01L29/10D2B4
Equivalents:	□ <u>US6566734</u>
Abstract	
A dummy gate electrode is formed before the gate electrode is formed. Extension regions, side wall silicon nitride film, source/drain regions, silicon oxide film, and others are formed with respect to the dummy gate electrode. The dummy gate electrode is removed, and a part of the extension regions diffused to a region immediately under the dummy gate electrode is removed. The removed part is filled with silicon selection epitaxial film. Thereafter, the intended gate electrode is formed. This production method gives a semiconductor device that prevents the deterioration of electrical characteristics caused by short channel effect and parasitic resistance	
Data supplied from the esp@cenet database - I2	

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-100762 (P2002-100762A)

(43)公開日 平成14年4月5日(2002.4.5)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 29/78 21/205 H01L 21/205

5F040

29/78

301H 5F045

301G

審査請求 未請求 請求項の数13 OL (全 17 頁)

(21)出願番号

特願2000-288417(P2000-288417)

(22)出願日

平成12年9月22日(2000.9.22)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 杉原 浩平

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 大石 敏之

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 ショートチャネル効果や寄生抵抗に起因する 電気的特性の劣化を防止する半導体装置の製造方法を提供する。

【解決手段】 ゲート電極を形成する前にダミーゲート電極を形成する。そのダミーゲート電極に対してエクステンション領域9a、9b、側壁シリコン窒化膜10、ソース/ドレイン領域11a、11bおよびシリコン酸化膜13等を形成する。ダミーゲート電極を除去して、ダミーゲート電極の直下に拡散したエクステンション領域9a、9bの部分を除去する。その除去した部分をシリコン選択エピタキシャル膜15により埋め込む。その後、本来のゲート電極を形成する。



【特許請求の範囲】

【請求項1】 チャネル領域となる領域を挟んで半導体 基板の表面に第1導電型の1対の不純物領域を形成する 不純物領域形成工程と、前記チャネル領域となる領域上 にゲート電極を形成する電極形成工程と含む半導体装置 の製造方法であって、

ゲート電極直下の前記チャネル領域となる領域の表面と その近傍部分およびゲート電極の直下に拡散する前記不 純物領域の部分を除去する除去工程と、

除去された前記チャネル領域となる領域の表面とその近 傍部分および前記不純物領域の部分を所定の膜で埋め込む埋め込み工程とを備えた、半導体装置の製造方法。

【請求項2】 前記不純物領域形成工程は、

前記チャネル領域となる領域上にダミー電極を形成する工程と、

前記ダミー電極をマスクとして、前記半導体基板の表面 に第1導電型の不純物を導入する工程とを含み、

前記不純物領域形成工程と前記除去工程との間に、前記ダミー電極を除去する工程を含み、

前記埋め込み工程は、前記所定の膜として、少なくとも 第1のシリコンエピタキシャル成長層を形成する工程を 含み、

前記電極形成工程は、前記埋め込み工程の後に前記ダミー電極が除去された領域上にゲート電極を形成する工程を含む、請求項1記載の半導体装置の製造方法。

【請求項3】 前記埋め込み工程は、

前記第1のシリコンエピタキシャル成長層の表面および その近傍の部分を除去する工程と、

除去された前記第1のシリコンエピタキシャル成長層の 部分を埋め込むようにさらに第2のシリコンエピタキシャル成長層を形成する工程とを含む、請求項2記載の半 導体装置の製造方法。

【請求項4】 前記不純物領域形成工程の前に、前記チャネル領域となる領域を形成するための、第2導電型の不純物を前記半導体基板の表面に導入する工程を備えた、請求項2記載の半導体装置の製造方法。

【請求項5】 前記埋め込み工程は、前記第1のシリコンエピタキシャル成長層の不純物濃度を前記チャネル領域となる領域の不純物濃度よりも低い第2導電型の不純物濃度とする工程を含み、

前記除去工程は、前記ゲート電極が延びる方向に沿って 側部が順テーパ状となる溝部を形成する工程を含む、請 求項4記載の半導体装置の製造方法。

【請求項6】 前記1対の不純物領域および前記チャネル領域となる領域を区画するための分離領域を形成する工程を備え、

前記除去工程は、前記チャネル領域となる領域と前記分離領域とが接する部分から前記チャネル領域となる領域に向かって側部が順テーパ状になる溝部を形成する工程を含む、請求項4または5に記載の半導体装置の製造方

法。

【請求項7】 前記埋め込み工程は、前記第1のシリコンエピタキシャル成長層を形成する前に、前記所定の膜としてシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含む、請求項2記載の半導体装置の製造方法。

【請求項8】 前記除去工程は側面と底面とを有する溝 部を形成する工程を含み、

前記埋め込み工程は、少なくとも前記溝部の底面上に前 記シリコン以外の他の元素を含むシリコンエピタキシャ ル成長層を形成する工程を含む、請求項7記載の半導体 装置の製造方法。

【請求項9】 前記埋め込み工程は、前記溝部の底面上 にのみ前記シリコン以外の他の元素を含むシリコンエピ タキシャル成長層を形成する工程を含む、請求項8記載 の半導体装置の製造方法。

【請求項10】 シリコン基板の表面に間隔を隔てて形成された所定導電型の1対の不純物領域と、

前記1対の不純物領域によって挟まれた領域の前記半導体基板の表面上にゲート絶縁膜を介在させて形成された ゲート電極と、

前記ゲート電極の直下の前記1対の不純物領域によって 挟まれた領域にのみ形成され、前記ゲート電極の直下に 位置するシリコン膜および該シリコン膜の下に位置し前 記シリコン膜に歪みを与えるためのシリコン以外の他の 元素を含むシリコン膜とを備えた、半導体装置。

【請求項11】 前記シリコン以外の他の元素はIV族元素である、請求項10記載の半導体装置。

【請求項12】 前記シリコン以外の他の元素はシリコンと格子定数が異なる元素である、請求項10記載の半導体装置

【請求項13】 前記シリコン膜は、前記ゲート電極の 直下の前記1対の不純物領域によって挟まれた領域の表 面の全面に位置する、請求項10~12のいずれかに記 載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置およびその製造方法に関し、特に、電界効果トランジスタの電気的特性が安定する半導体装置の製造方法と、その製造方法によって得られる半導体装置とに関するものである。 【0002】

【従来の技術】電界効果トランジスタを備えた従来の半導体装置の製造方法の一例について、「FUNDAMENTALS 0 F MODERN VLSI DEVICES」(YUAN TAUR他著、ケンブリッジ大学出版)に基づいて説明する。図45に示すように、シリコン基板101にたとえば、p型のウェル102および素子分離膜103を形成する。次に、シリコン基板101上にパッド酸化膜104を形成する。次に、p型の不純物をイオン注入することによりチャネル不純

物領域116を形成する。その後、パッド酸化膜104 を除去する。

【0003】次に、シリコン基板101上にシリコン酸化膜を介在させてポリシリコン膜(図示せず)を形成する。そのポリシリコン膜上に所定のフォトレジストパターン(図示せず)を形成する。そのフォトレジストパターンをマスクとして、ポリシリコン膜およびシリコン酸化膜に異方性エッチングを施すことにより、図46に示すように、ゲート絶縁膜117およびゲート電極118を形成する。そのゲート電極118をマスクとして、n型の不純物をイオン注入することにより、1対のエクステンション領域109a、109bを形成する。

【0004】次に、ゲート電極118を覆うように、シリコン基板101上にシリコン酸化膜(図示せず)を形成する。そのシリコン酸化膜の全面に異方性エッチングを施すことにより、図47に示すように、ゲート電極118の両側面上にそれぞれ側壁シリコン酸化膜110を形成する。

【0005】次に、図48に示すように、ゲート電極1 18および側壁シリコン酸化膜110をマスクとして n 型の不純物をイオン注入することにより、1対のソース /ドレイン領域111a、111bを形成する。

【0006】次に、図49に示すように、露出している 1対のソース/ドレイン領域111a、111bおよび ゲート電極118の表面に自己整合的にコバルトシリサ イド膜112a、112b、112cを形成する。その 後、図50に示すように、シリコン基板101上にシリ コン酸化膜113を形成する。

【0007】このようにして、図51および図52に示すように、素子分離膜103によって区切られた素子形成領域に、ゲート電極118、エクステンション領域109a、109bおよびソース/ドレイン領域111a、111bを含む電界効果トランジスタが形成される。なお、図51はゲート長方向の断面構造を示し、図52はゲート幅方向の断面構造を示す。

[0008]

【発明が解決しようとする課題】しかしながら、従来の半導体装置の製造方法では、以下に示す課題があった。 【0009】まず、第1の課題として、エクステンション領域109a、109bの不純物のゲート電極118直下の領域への回り込みに伴う課題について説明する。 1対のエクステンション領域109a、109bは、図46に示すように、ゲート電極118をマスクとしてシリコン基板101の表面に形成される。このとき、不純物としてのイオンがゲート電極118の下方の領域に回り込んで注入されることがある。

【0010】また、図53および図54に示すように、エクステンション領域109a、109bを形成した後のプロセスにおける熱処理によって、エクステンション領域109a、109bの不純物がゲート電極118の

下方の領域にまで拡散して、エクステンション領域10 9a、109bはそれぞれゲート電極118の下方の領域にまで広がることになる。

【0011】ゲート電極118直下の領域にまでエクステンション領域109a、109b回り込む(拡散する)ことで、電界効果トランジスタにおける実効的なゲート長aはより短くなる。半導体装置の微細化に伴ってゲート長が約100nm以下の値になると、10nm程度のエクステンション領域109a、109bの回り込みが問題となり、ショートチャネル効果により、たとえばサブスレショルド電流の増大など、電界効果トランジスタにおける電気的な特性が劣化することになる。

【0012】また、図53および図54に示すように、エクステンション領域109a、109bのうち、ゲート電極118の直下の領域に形成された比較的不純物濃度の低い領域では、この部分における抵抗が側壁絶縁膜の直下に位置するエクステンション領域109a、109bの部分における抵抗よりも高くなる。

【0013】このため、電界効果トランジスタとしては、図55に示すように、ソースとドレインとにそれぞれ抵抗Rが直列に接続された電界効果トランジスタと等価になる。そのため、電流が流れにくくなって、たとえば動作速度が遅くなるなどの問題が生じた。

【0014】次に、第2の課題として、チャネル不純物領域116表面における不純物濃度の高濃度化に伴う課題について説明する。電界効果トランジスタの微細化に対応するために、チャネル不純物領域116の不純物濃度を高くする必要がある。チャネル不純物領域116 は、図45に示す工程において形成され、その後のプロセスにおける熱処理によって、チャネル不純物領域116の不純物が拡散することになる。

【0015】特に、シリコン基板101の表面に向かって拡散する不純物によって、図56のAに示すように、チャネル不純物領域116の表面濃度はより高くなる。チャネル不純物領域116の表面濃度が高くなると、電界効果トランジスタにおけるしきい値電圧が上昇することになる。

【0016】一方、半導体装置における電源電圧は、たとえば、5 Vから3.3 Vのように低電圧化が図られている。このような電源電圧の低電圧化に対応するためには、電界効果トランジスタのしきい値電圧は低い方が望ましい。このため、電界効果トランジスタにおけるしきい値電圧の上昇は、かかる要求にそぐわないものとなった

【0017】次に、第3の課題として、素子分離膜103の端部における電界集中に伴う課題について説明する。半導体装置の微細化に対応するため、電界効果トランジスタを電気的に他の電界効果トランジスタと分離するための素子分離膜103としては、トレンチ分離方式が適用される。トレンチ分離方式の素子分離膜103で

は、図57のBに示すように、素子分離膜13近傍のゲート電極118の電界は他の部分における電界よりも集中する。電界が集中することで、素子分離膜103の近傍にしさい値電圧のより低い寄生トランジスタが形成されることになる。

【0018】つまり、電界効果トランジスタとしては、図58に示すように、本来のトランジスタT1と寄生トランジスタT2とが並列に接続されたトランジスタと等価になる。そのため、この寄生トランジスタT2によって、より低いゲート電圧で電流が流れてしまい、余分なリーク電流が生じることになった。

【0019】本発明は、上記問題点を解消する半導体装置の製造方法を提供することを1つの目的とし、そのような製造方法によって得られる半導体装置を提供することを他の目的とする。

[0020]

【課題を解決するための手段】本発明の1つの局面における半導体装置の製造方法は、チャネル領域となる領域を挟んで半導体基板の表面に第1導電型の1対の不純物領域を形成する不純物領域形成工程と、チャネル領域となる領域上にゲート電極を形成する電極形成工程と含む半導体装置の製造方法であって、除去工程と埋め込み工程とを備えている。除去工程は、ゲート電極直下のチャネル領域となる領域の表面とその近傍部分およびゲート電極の直下に拡散する不純物領域の部分を除去する。埋め込み工程は、除去されたチャネル領域となる領域の表面とその近傍部分および不純物領域の部分を所定の膜で埋め込む。

【0021】この半導体装置の製造方法によれば、ゲート電極直下のチャネル領域となる領域の表面とその近傍部分およびゲート電極の直下に拡散する不純物領域の部分が除去され、その除去された部分が所定の膜で埋め込まれることで、ゲート電極直下の領域の不純物の濃度分布を制御することができる。その結果、1対の不純物領域およびゲート電極を含む電界効果トランジスタにおけるしきい値電圧を制御することができて電気的特性に優れた半導体装置が得られる。

【0022】好ましくは、不純物領域形成工程は、チャネル領域となる領域上にダミー電極を形成する工程と、ダミー電極をマスクとして、半導体基板の表面に第1導電型の不純物を導入する工程とを含み、不純物領域形成工程と除去工程との間に、ダミー電極を除去する工程を含み、埋め込み工程は、所定の膜として、少なくとも第1のシリコンエピタキシャル成長層を形成する工程を含み、電極形成工程は、埋め込み工程の後にダミー電極が除去された領域上にゲート電極を形成する工程を含んでいる。

【0023】この場合には、本来のゲート電極を形成する前に、熱処理に伴ってゲート電極直下の領域に拡散する不純物領域の部分が、ダミー電極の直下の領域に形成

される。そして、その拡散した不純物領域の部分を除去 し第1のシリコンエピタキシャル成長層で埋め込んだ後 に本来のゲート電極が形成される。これにより、電界効 果トランジスタにおける実効的なゲート長が短くなるの を防止することができるとともに、寄生抵抗をなくすこ とができる。

【0024】また好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層の表面およびその近傍の部分を除去する工程と、除去された第1のシリコンエピタキシャル成長層の部分を埋め込むようにさらに第2のシリコンエピタキシャル成長層を形成する工程とを含んでいる。

【0025】この場合には、ゲート電極直下に位置する第2のシリコンエピタキシャル成長層により、チャネルが形成される領域の不純物濃度をより精密に制御することができ、たとえば第2のシリコンエピタキシャル成長層の不純物濃度を第1のシリコンエピタキシャル成長の不純物濃度よりも低くすることで、電界効果トランジスタのしきい値電圧の低電圧を図ることができる。

【0026】好ましくは、不純物領域形成工程の前に、チャネル領域となる領域を形成するための、第2導電型の不純物を前記半導体基板の表面に導入する工程を備えている。

【0027】この場合には、電界効果トランジスタにおけるショートチャネル効果を抑制するための第2導電型の不純物が拡散することで不純物濃度がより高くなったチャネル領域となる領域の表面およびその近傍部分が除去され、その除去された部分が第1のシリコンエピタキシャル成長層で埋め込まれることで、ゲート電極直下の領域の不純物濃度を制御することができて、電界効果トランジスタのしきい値電圧を制御することができる。

【0028】また好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層の不純物濃度をチャネル領域となる領域の不純物濃度よりも低い第2導電型の不純物濃度とする工程を含み、除去工程は、ゲート電極が延びる方向に沿って側部が順テーパ状となる溝部を形成する工程を含んでいる。

【0029】この場合には、順テーパ状の溝を形成することで、不純物領域の直下には比較的不純物濃度の高いチャネル領域となる領域が残る。これにより、電界効果トランジスタのショートチャネル効果を抑制することができる。

【0030】さらに好ましくは、1対の不純物領域およびチャネル領域を区画するための分離領域を形成する工程を備え、除去工程は、チャネル領域となる領域と分離領域とが接する部分からチャネル領域となる領域に向かって側部が順テーパ状になる溝部を形成する工程を含んでいる。

【0031】この場合には、ゲート電極直下の領域の分離領域の近傍に比較的不純物濃度の高いチャネル領域と

なる領域が残る。これにより、分離領域近傍の電界集中 に伴ってしきい値電圧のより低い寄生トランジスタが形 成されるのを抑制して、リーク電流の低減を図ることが できる。

【0032】好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層を形成する前に、所定の膜として、たとえば I V族元素などのシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいる。

【0033】この場合には、シリコン以外の他の元素を含むシリコンエピタキシャル成長層により、第1のエピタキシャル成長層に歪みが生じる。これにより、第1のエピタキシャル成長層におけるキャリアの移動度が向上して、たとえば電界効果トランジスタの動作速度が向上する

【0034】具体的には、除去工程は側面と底面とを有する溝部を形成する工程を含み、埋め込み工程は、少なくとも溝部の底面上にシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいることが好ましい。

【0035】さらに埋め込み工程は、溝部の底面上にのみシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいることが好ましい。 【0036】この場合には、第1のエピタキシャルシリコン成長層に均一に歪みを与えることができる。

【0037】本発明の他の局面における半導体装置は、所定導電型の1対の不純物領域と、ゲート電極とシリコン膜およびシリコン以外の他の元素を含むシリコン膜とを備えている。所定導電型の1対の不純物領域は、シリコン基板の表面に間隔を隔てて形成されている。ゲート電極は、1対の不純物領域によって挟まれた領域の半導体基板の表面上にゲート絶縁膜を介在させて形成されている。シリコン膜およびシリコン以外の他の元素を含むシリコン膜は、ゲート電極の直下の1対の不純物領域によって挟まれた領域にのみ形成され、シリコン膜はゲート電極の直下に位置し、シリコン膜の下に位置しシリコン膜に歪みを与える。

【0038】この構造によれば、シリコン以外の他の元素を含むシリコン膜により、シリコン膜に歪みが生じる。これにより、シリコン膜におけるキャリアの移動度が向上して、1対の不純物領域とゲート電極とを含む電界効果トランジスタの動作速度等が向上する。

【0039】そのシリコン膜に歪みを与えることのできるシリコン以外の他の元素としては、具体的には、IV族元素、または、シリコンと格子定数が異なる元素であることが好ましい。このような元素は、シリコンの結晶中に容易に添加することができる。

【0040】好ましくは、シリコン膜はゲート電極の直下の1対の不純物領域によって挟まれた領域の表面の全

面に位置する。

【0041】この場合には、キャリアが移動するシリコン膜に均一に歪みを与えることができる。

[0042]

【発明の実施の形態】実施の形態1

本発明の実施の形態1に係る電界効果トランジスタを備えた半導体装置の製造方法について説明する。まず、図1に示すように、トレンチ分離法によりシリコン基板1に素子分離膜3を形成する。次に、シリコン基板1上にパッド酸化膜4を形成する。次に、パッド酸化膜4を介してシリコン基板1に、たとえば、ボロンまたはBF2などのp型不純物を、注入エネルギ100KeV~5MeV、ドーズ量1×10¹²~5×10¹³/cm²にて注入することにより、p型のウェル2を形成する。その後、パッド酸化膜4を除去する。

【0043】次に、シリコン基板1上にシリコン酸化膜(図示せず)を形成する。そのシリコン酸化膜上にポリシリコン膜(図示せず)を形成する。そのポリシリコン膜上にシリコン酸化膜(図示せず)を形成する。そのシリコン酸化膜上にフォトレジストパターン(図示せず)を形成する。

【0044】そのフォトレジストパターンをマスクとして、シリコン酸化膜、ポリシリコン膜およびシリコン酸化膜に異方性エッチングを施すことにより、図2に示すように、シリコン基板1上にシリコン酸化膜5を介在させて、ポリシリコン膜6およびシリコン酸化膜7を含むダミーゲート電極8を形成する。

【0045】次に、ダミーゲート電極8をマスクとして、たとえばヒ素またはリンなどのn型不純物を、注入エネルギ0.1KeV ~ 20 KeV、ドーズ量 $1\times 10^{13}\sim 1\times 10^{15}$ /cm²にてシリコン基板1に注入することにより、1対のエクステンション領域9a、9bを形成する。

【0046】次に、ダミーゲート電極8を覆うように、シリコン基板1上にシリコン窒化膜(図示せず)を形成する。そのシリコン窒化膜の全面に異方性エッチングを施すことにより、図3に示すように、ダミーゲート電極8の両側面上に側壁シリコン窒化膜10を形成する。

【0047】次に、図4に示すように、ダミーゲート電極8および側壁シリコン窒化膜10をマスクとして、たとえばヒ素またはリンなどのn型不純物を、注入エネルギ0.5 $KeV\sim500KeV$ 、ドーズ量 $5\times10^{14}\sim5\times10^{15}$ / cm^2 にてシリコン基板1に注入することにより、1対のソース/ドレイン領域11a、11bを形成する。

【0048】その1対のソース/ドレイン領域11a、 11b、側壁シリコン窒化膜10およびグミーゲート電 極8を覆うように、たとえばスパッタ法によりコバルト 膜(図示せず)を形成する。次に、図5に示すように、 そのコバルト膜に、窒素雰囲気またはアルゴン雰囲気に おいて温度500℃~1000℃のもとで熱処理を施すことにより、コバルト膜とシリコン基板中のシリコンとを反応させて、ソース/ドレイン領域11a、11bの表面に自己整合的にコバルトシリサイド膜12a、12bをそれぞれ形成する。その後、未反応のコバルト膜を除去する。

【0049】次に、コバルトシリサイド膜12a、12b、側壁シリコン窒化膜10およびグミーゲート電極8を覆うように、たとえばCVD法により、シリコン酸化膜(図示せず)を形成する。そのシリコン酸化膜に、たとえば化学的機械研磨処理または全面エッチバック処理を施すことにより、図6に示すように、シリコン酸化膜13の表面を平坦化するとともに、シリコン酸化膜7の表面を露出させる。

【0050】ところで、図2に示す工程においてエクステンション領域9a、9bを形成してからこの工程までの間に、たとえばシリコン酸化膜13やシリコン窒化膜10を形成する際には所定温度の雰囲気にシリコン基板1が晒されたり、ソース/ドレイン領域11a、11bに注入された不純物を活性化させるための熱処理などがシリコン基板1に施されることになる。

【0051】このため、そのような熱によって拡散するエクステンション領域9a、9bの不純物のうち、シリコン基板1の表面に沿って拡散する不純物がダミーゲート電極8直下の領域に達して、ダミーゲート電極8直下の領域には比較的不純物濃度の低いエクステンション領域11a、11bの部分が形成されていることになる(図54を参照)。

【0052】次に、図7に示すように、実質的に側壁シリコン窒化膜10を残して、シリコン酸化膜7およびポリシリコン膜6を除去してシリコン酸化膜5の表面を露出する。具体的には、たとえば、フッ酸(HF)によるウエットエッチングにより、シリコン酸化膜7を除去してポリシリコン膜6の表面を露出する。このとき、シリコン酸化膜13の表面もエッチングされる。

【0053】なお、ウエットエッチングの他に、四弗化 炭素(CF₄)、アルゴン(Ar)および酸素(O₂)を 含む雰囲気中にてドライエッチングを施すことによって シリコン酸化膜7を除去してもよい。

【0054】次に、たとえばフッ酸と硝酸(HNO_3)とを含むエッチング液によりポリシリコン膜6を除去してシリコン酸化膜5の表面を露出する。なお、フッ酸と硝酸の他に、水酸化アンモニウム(NH_4OH)、過酸化水素水(H_2O_2)および水(H_2O)を含むエッチング液や、フッ酸を用いてポリシリコン膜6を除去してもよい。

【0055】次に、図8に示すように、たとえばフッ酸により、露出したシリコン酸化膜5を除去する。シリコン酸化膜5を除去することで、チャネル領域となる領域の表面とダミーゲート電極8の直下に拡散するエクステ

ンション領域の部分の表面 (いずれもシリコン基板1の 表面) とが露出する。

【0056】次に、図9に示すように、露出したシリコン基板1の表面にエッチングを施すことにより溝14を形成して、ダミーゲート電極8の直下に拡散するエクステンション領域の部分を除去する。溝14はこのエクステンション領域の部分の深さよりも深い溝であればよく、深くても~100nm程度あればよい。

【0057】なお、エッチングの条件は、上述したポリシリコン膜を除去するための条件を用いることが望ましい。

【0058】次に、図10に示すように、シリコン酸化膜13および側壁シリコン窒化膜10に対して選択的に溝14内にシリコン選択エピタキシャル膜15を形成する。具体的には、たとえば、超高真空、シリコン基板1温度400~900℃、ジシラン(Si₂H₆)流量1~10sccmのもとで化学気相成長法により、シリコン選択エピタキシャル膜15を形成する。このシリコン選択エピタキシャル膜15を形成する。このシリコン選択エピタキシャル膜15にチャネルが形成されることになる。

【0059】次に、図11に示すように、たとえばボロンまたはBF $_2$ などのp型不純物を、注入エネルギ5K $eV\sim50KeV$ 、ドーズ量 $5\times10^{10}\sim1\times10^{12}/c$ m^2 にて露出しているシリコン選択エピタキシャル膜15に注入することにより、チャネル不純物領域16を形成する。

【0060】なお、図10に示す工程において形成されるシリコン選択エピタキシャル膜15として、p型の不純物を含んだシリコン選択エピタキシャル膜を形成することで、図11に示すイオン注入の工程を省くことができる

【0061】次に、図12に示すように、チャネル不純物領域16上にたとえばシリコン酸化膜のゲート絶縁膜17を形成する。そのゲート絶縁膜17上に、たとえばポリシリコン膜のゲート電極18を形成する。

【0062】なお、ゲート絶縁膜としてはシリコン酸化膜の他に、シリコン酸化窒化膜を適用してもよい。また、酸化タンタル膜等のように、高誘電率材料からなる膜を適用してもよい。ゲート電極としてはポリシリコン膜の他に、シリコンゲルマニウム膜、シリサイド膜または金属膜を適用してもよい。さらに、これらの積層膜を適用してもよい。

【0063】以上の工程を経ることで、ゲート電極1 8、1対のエクステンション領域9a、9bおよびソース/ドレイン領域11a、11bを含む電界効果トランジスタが形成される。さらにこの後、コンタクトホール形成工程や配線形成工程等を経ることで、電界効果トランジスタを備えた半導体装置の主要部が完成する。

【0064】上述した製造方法では、まず、ゲート電極 18を形成する前にダミーゲート電極8を形成する。そ して、そのダミーゲート電極8に対してエクステンション領域9a、9b、側壁シリコン窒化膜10、ソース/ドレイン領域11a、11bおよびシリコン酸化膜13等を形成する。

【0065】エクステンション領域9a、9bを形成してからシリコン酸化膜13を形成するまでの間にシリコン基板1に施される熱処理によって、エクステンション領域9a、9b中の不純物は、ダミーゲート電極8の直下の領域にまで拡散することになる。これにより、ダミーゲート電極8直下の領域には、比較的不純物濃度の低いエクステンション領域の部分が形成されることになる。

【0066】このダミーゲート電極8の直下に位置するエクステンション領域9a、9bの部分を除去して、その除去した部分にシリコン選択エピタキシャル膜15を形成する。その後、ダミーゲート電極8を除去して、本来のグミー電極18を形成する。

【0067】このように、本半導体装置の製造方法では、本来のゲート電極18を形成する前に、熱処理に伴ってゲート電極直下の領域に拡散するエクステンション領域9a、9bの部分が、ダミーゲート電極8の直下の領域に形成される。そして、その拡散したエクステンション領域9a、9bの部分を除去しシリコン選択エピタキシャル膜15で埋め込んだ後に本来のゲート電極18が形成される。これにより、電界効果トランジスタにおける実効的なゲート長が短くなるのを防止することができる。また、寄生抵抗を低減することができる。これにより、ショートチャネル効果や寄生抵抗に起因する電気的特性の劣化を防止することができる。

【0068】なお、本来のゲート電極18を形成した後においても、シリコン基板1にはプロセスに伴う熱処理が施されることで、エクステンション領域9a、9bの不純物もある程度拡散することになる。

【0069】しかしながら、本来のゲート電極18を形成した後に施される熱処理は、当初から本来のゲート電極を形成する従来の半導体装置の製造方法と比べると十分に少ない。

【0070】このため、本半導体装置の製造方法では、エクステンション領域9a、9bの不純物の拡散も少なく、実効的なゲート長が短くなるのを防止することができる効果や、寄生抵抗を低減する効果が得られる。

【0071】実施の形態2

本発明の実施の形態2に係る半導体装置の製造方法について説明する。まず、実施の形態1において説明した図1に示す工程から図11に示す工程と同様の工程を経る。その後、図13に示すように、ウエットエッチングまたはドライエッチングを施すことにより、露出したチャネル不純物領域16の表面およびその近傍部分を除去して溝19を形成する。除去する厚さ(溝19の深さ)は、約50nm以下であることが望ましい。

【0072】次に、図14に示すように、シリコン酸化膜13および側壁シリコン窒化膜10に対して選択的に溝19内にシリコン選択エピタキシャル膜20を形成する。具体的には、たとえば、超高真空、シリコン基板1温度400~900℃、ジシラン(Si_2H_6)流量1~10sccmのもとで化学気相成長法により、シリコン選択エピタキシャル膜20を形成する。このシリコン選択エピタキシャル膜20は、p型の不純物をドープしたものであってもよい。

【0073】不純物をドープする場合、エピタキシャル成長中にドープしても、シリコン選択エピタキシャル膜を形成した後にイオン注入法によりドープしてもよい。シリコン選択エピタキシャル膜20の不純物濃度は、チャネル不純物領域16の不純物濃度よりも低い。また、シリコン選択エピタキシャル膜20は不純物を添加しないノンドープのものであってもよい。

【0074】次に、図15に示すように、シリコン選択 エピタキシャル膜20上にゲート絶縁膜17を形成す る。そのゲート絶縁膜17上にゲート電極18を形成す る。さらにこの後、コンタクトホール形成工程や配線形 成工程等(いずれも図示せず)を経ることで、電界効果 トランジスタを備えた半導体装置の主要部が完成する。 【0075】上述したように、本半導体装置の製造方法 では、ゲート電極18直下の領域のシリコン基板1の表 面に、シリコン選択エピタキシャル膜20を形成するこ とで、チャネル領域となる領域の不純物濃度をより精密 に制御することができ、たとえば、チャネル不純物領域 16の不純物濃度よりも低い不純物濃度からなるシリコ ン選択エピタキシャル膜20を形成することで、電界効 果トランジスタにおけるしきい値が上昇するのを抑制す ることができて、半導体装置の電源電圧の低電圧化に対 応することが可能になる。

【0076】なお、nチャネル型の電界効果トランジスタとしては、シリコン選択エピタキシャル膜20にドープされる不純物としてはp型の不純物であるが、n型不純物をドープしたり、または、イオン注入してもよい。この場合には、ゲート電極18直下の領域のシリコン基板1の表面にn型の領域が形成されて、電界効果トランジスタとしては埋め込みチャネル型のトランジスタが形成されることになる。

【0077】実施の形態3

本発明の実施の形態3に係る半導体装置の製造方法について説明する。

【0078】まず、実施の形態1において説明した図1に示す工程と同様の工程において、図16に示すように、たとえばボロンまたはBF $_2$ などのp型の不純物を、注入エネルギ5 $KeV\sim50KeV$ 、ドーズ量 $5\times10^{10}\sim1\times10^{12}/cm^2$ にてシリコン基板1の表面に注入することにより、チャネル不純物領域21を形成

する。

【0079】その後、図17から図22に示す工程を経て、図23に示すように、ダミーゲート電極が除去された状態になる。なお、この間の工程は、実施の形態1において説明した図2から図8に示す工程と同様なので詳しい説明を省略する。

【0080】次に、図24および図25に示すように、たとえばKOHを含むウエットエッチングにより、露出したゲート電極直下の領域(シリコン基板1の表面)に順テーパ状の溝22を形成する。なお、図25はゲート電極が延びる方向に平行な断面構造を示す。

【0081】溝22のテーパ角度(シリコン基板1の表面と溝22の側面とがなす角度)は0°より大きく90°よりも小さければよい。また、少なくとも溝22の底の部分がテーパ状になっていればよい。このような溝22を形成することで、チャネル不純物領域21の表面部分が除去される。

【0082】次に、図26および図27に示すように、シリコン酸化膜13および側壁シリコン窒化膜10に対して選択的に溝22内にシリコン選択エピタキシャル膜23を形成する。具体的には、たとえば、超高真空、シリコン基板1温度400~900℃、ジシラン(Si₂H₆)流量1~10sccm、塩素(Cl₂)流量1~10sccmのもとで化学気相成長法により、シリコン選択エピタキシャル膜23を形成する。

【0083】次に、図28および図29に示すように、シリコン選択エピタキシャル膜23にp型の不純物をイオン注入法により注入することでチャネル不純物領域24を形成する。このチャネル不純物領域24の不純物濃度は、チャネル不純物領域21の不純物濃度よりも低い

【0084】次に、図30および図31に示すように、チャネル不純物領域24上にゲート絶縁膜17を形成する。そのゲート絶縁膜17上にゲート電極18を形成する。さらにこの後、コンタクトホール形成工程や配線形成工程等(いずれも図示せず)を経ることで、電界効果トランジスタを備えた半導体装置の主要部が完成する。【0085】本半導体装置の製造方法では、ゲート電極18直下の領域のシリコン基板1の表面に、チャネル不純物領域21の不純物濃度よりも低い不純物濃度からなるチャネル不純物領域22が形成される。これにより、電界効果トランジスタにおけるしきい値が上昇するのを抑制することができて、半導体装置の電源電圧の低電圧化に対応することが可能になる。

【0086】また、図26に示すように、順テーパ状の溝22を形成することで、エクステンション領域9a、9bの下方には不純物濃度のより高いチャネル不純物領域21が残されることになる。これにより、電界効果トランジスタにおけるショートチャネル効果を抑制することができる。

【0087】さらに、図27に示すように、テーパ状の 溝22を形成することで、特に素子分離膜3の近傍には より不純物濃度の高いチャネル不純物領域21が残され ることになる。

【0088】このため、図31に示すように、電界効果トランジスタのゲート電極18の幅方向では、ゲート電極18の中央直下付近よりも素子分離膜3に隣接する両端部分の直下において不純物濃度のより高いチャネル不純物領域21がより多く存在することになる。

【0089】従来の技術の課題において説明したように、トレンチ分離方式の素子分離膜3では、素子分離膜3近傍のゲート電極18の電界は、他の部分における電界よりも集中する。電界が集中することで、素子分離膜3の近傍にしきい値電圧のより低い寄生トランジスタが形成されることになる。

【0090】この電界効果トランジスタでは、ゲート電 極18直下の領域のうち、素子分離膜3に隣接する部分 において不純物濃度のより高いチャネル不純物領域21 がより多く存在する。このため、素子分離膜3近傍の電 界集中に伴うしきい値電圧の低下は、より不純物濃度の 高いチャネル不純物領域21の存在によって抑制される ことになる。その結果、しきい値電圧のより低い寄生の トランジスタが形成されるのを防止することができる。 【0091】なお、KOHによるウエットエッチングを 施すことによってテーパ状の溝22を形成する場合につ いて説明したが、この他に、HBr/O₂ガスによるド ライエッチングを施すことによってもテーパ状の溝を形 成することができる。この場合、O2の量が比較的多い とエッチングされた側壁に反応生成物が付着してエッチ ングを妨げ、テーパがつきやすくなる。また、テトラク ロロシラン (SiCl4)を添加することで、より反応 生成物が側壁に付着して容易にテーパ状の溝を形成する ことができる。

【0092】実施の形態4

本発明の実施の形態4に係る半導体装置の製造方法について説明する。まず、本発明の実施の形態1において説明した図1から図8に示す工程と同様の工程を経る。その後、図32に示すように、露出したシリコン基板1の表面にエッチングを施すことにより溝25を形成して、ダミーゲート電極8の直下に拡散するエクステンション領域9a、9bの部分を除去する。溝25の深さは、後述するように、シリコン選択エピタキシャル成長膜に歪みを与えることができる程度の深さであればよく、たとえば250nm以下程度が望ましい。

【0093】次に、図33に示すように、シリコン酸化膜13および側壁シリコン窒化膜10に対して選択的に溝25の底面上および側面上にシリコンゲルマニウム選択エピタキシャル膜26を形成する。具体的には、たとえば、超高真空、シリコン基板1温度400~900℃、ゲルマン(GeH₄)流量1~10sccm、ジシ

ラン (Si_2H_6) 流量 $1\sim10sccm$ 、塩素 (Cl_2) 流量 $1\sim10sccm$ 0もとで化学気相成長法により、シリコンゲルマニウム選択エピタキシャル膜 26を形成する。

【0094】次に、シリコンゲルマニウム選択エピタキシャル膜26上に選択的にシリコン選択エピタキシャル膜27を形成する。具体的には、たとえば、超高真空、シリコン基板1温度 $400\sim900$ ℃、ジシラン(Si_2H_6)流量 $1\sim10$ sccm、塩素(Cl_2)流量 $1\sim10$ sccmのもとで化学気相成長法により、シリコン選択エピタキシャル膜27を形成する。

【0095】次に、図34に示すように、シリコン選択 エピタキシャル膜27およびシリコンゲルマニウム選択 エピタキシャル膜26にp型の不純物をイオン注入法に より注入することでチャネル不純物領域28を形成す る。

【0096】次に、図35に示すように、チャネル不純物領域28上にゲート絶縁膜17を形成する。そのゲート絶縁膜17上にゲート電極18を形成する。さらにこの後、コンタクトホール形成工程や配線形成工程等(いずれも図示せず)を経ることで、電界効果トランジスタを備えた半導体装置の主要部が完成する。

【0097】この半導体装置の製造方法では、図33に示すように、シリコンゲルマニウム選択エピタキシャル膜26上に選択的にシリコン選択エピタキシャル膜27が形成される。ここで、シリコンの格子定数は0.543nm(5.43Å)であり、ゲルマニウムの格子定数は0.566nm(5.66Å)である(「化学便覧」丸善)。これにより、シリコンにゲルマニウムを添加したシリコンゲルマニウム選択エピタキシャル膜27は、シリコンの格子定数とがルマニウムの格子定数との間の格子定数を有することになる。

【0098】このように、シリコンゲルマニウム選択エピタキシャル膜26とシリコン選択エピタキシャル膜27とでは格子定数が異なることで、シリコンゲルマニウム選択エピタキシャル膜26と接しているシリコン選択エピタキシャル膜27には歪みが生じることになる。歪みの生じているシリコン選択エピタキシャル膜27では、歪みの生じていないシリコン選択エピタキシャル膜に比べてキャリア(電子または正孔)の移動度が高められる。その結果、動作速度が向上するなどのトランジスタの性能が高められる。

【0099】なお、シリコン選択エピタキシャル膜にかかる歪みはシリコンゲルマニウム選択エピタキシャル膜の組成比により調整することが可能である。ゲルマニウムの組成比が大きくなればシリコンゲルマニウムの格子定数の値に近くなって、シリコン選択エピタキシャル膜にはより大きい歪みが作用することになる。

【0100】また、シリコン選択エピタキシャル膜に歪

みを与える膜として、シリコンゲルマニウム選択エピタキシャル膜を例に挙げたが、シリコンに添加する元素としてはゲルマニウム(Ge)の他に、炭素(C)やスズ(Sn)などのIV族元素が望ましい。この場合、添加する元素の種類は少なくとも1種類あればよい。

【0101】また、シリコンゲルマニウム選択エピタキシャル膜26の全体がチャネル不純物領域28に含まれているが、シリコンゲルマニウム選択エピタキシャル膜26はシリコン選択エピタキシャル膜27に歪みを与えることがその役割であるため、シリコンゲルマニウム選択エピタキシャル膜26はチャネル不純物領域28に含まれない部分を有していてもよい。

【0102】実施の形態5

本発明の実施の形態5に係る半導体装置の製造方法として、実施の形態4において説明したシリコン選択エピタキシャル膜とシリコンゲルマニウム選択エピタキシャル膜を形成する場合の他の製造方法について説明する。

【0103】まず、実施の形態4において説明した図32に示す工程の後、溝25の表面を覆うように、シリコン酸化膜(図示せず)を形成する。そのシリコン酸化膜の全面に異方性エッチングを施すことにより、図36に示すように、溝25の両側面上に側壁シリコン酸化膜29を形成する。

【0104】次に、図37に示すように、溝25内にシリコンゲルマニウム選択エピタキシャル膜30を形成する。このとき、溝25の両側面上には側壁シリコン酸化膜29が形成されているため、シリコンゲルマニウム選択エピタキシャル膜は溝25の底面から成長することになる。なお、シリコンゲルマニウム選択エピタキシャル膜30の成長条件は、実施の形態4における図33に示す工程において説明した条件と同様である。

【0105】次に、図38に示すように、ウエットエッチングまたはドライエッチングを施すことにより、側壁シリコン酸化膜29を除去する。このとき、チャネルが形成されるゲート電極直下の領域に位置する側壁シリコン酸化膜29の部分が少なくとも除去されていればよい。

【0106】次に、図39に示すように、溝25を埋めるようにシリコン選択エピタキシャル膜31を形成する。なお、シリコン選択エピタキシャル膜31の成長条件は、実施の形態4における図33に示す工程において説明した条件と同様である。

【0107】次に、図40に示すように、シリコン選択 エピタキシャル膜31およびシリコンゲルマニウム選択 エピタキシャル膜30にp型の不純物をイオン注入法に より注入することでチャネル不純物領域32を形成す

【0108】次に、図41に示すように、チャネル不純物領域32上にゲート絶縁膜17を形成する。そのゲート絶縁膜17上にゲート電極18を形成する。さらにこ

の後、コンタクトホール形成工程や配線形成工程等(いずれも図示せず)を経ることで、電界効果トランジスタを備えた半導体装置の主要部が完成する。

【0109】実施の形態4においては、図33に示す工程において溝25の底面上および側面上に形成されたシリコンゲルマニウム選択エピタキシャル膜上にシリコン選択エピタキシャル膜27が形成された。このため、ゲート電極18直下近傍のチャネルが形成される領域に、シリコンゲルマニウム選択エピタキシャル膜27が存在していた。

【0110】一方、本半導体装置の製造方法では、溝25の側面上に側壁シリコン酸化膜29が形成されることで、シリコンゲルマニウム選択エピタキシャル膜30は溝25の底面から成長し、側面からは成長しない。このため、ゲート電極18直下のチャネルが形成される領域には、シリコン選択エピタキシャル膜31が位置し、シリコンゲルマニウム選択エピタキシャル膜30は位置しない。

【0111】これにより、チャネルが形成される領域、すなわち、キャリアが走行する領域をすべてシリコン選択エピタキシャル膜31によって形成することができる。しかも、シリコン選択エピタキシャル膜31の下にチャネルの一方端から他方端にわたってシリコンゲルマニウム選択エピタキシャル膜30が位置することで、シリコン選択エピタキシャル膜31に均等に歪みを与えることができる。その結果、キャリアの移動度が均一になって、トランジスタの電気的特性が安定する。

【0112】実施の形態6

本発明の実施の形態6に係る半導体装置の製造方法について説明する。

【0113】本発明の実施の形態6に係る半導体装置の製造方法として、実施の形態4において説明したシリコン選択エピタキシャル膜とシリコンゲルマニウム選択エピタキシャル膜を形成する場合のさらに他の製造方法について説明する。

【0114】まず、実施の形態4において説明した図32に示す工程の後、図42に示すように、溝25を埋めるようにシリコンゲルマニウム選択エピタキシャル膜33を形成する。なお、シリコンゲルマニウム選択エピタキシャル膜33の成長条件は、実施の形態4における図33に示す工程において説明した条件と同様である。

【0115】次に、図43に示すように、ドライエッチングまたはドライエッチングを施すことにより、シリコンゲルマニウム選択エピタキシャル膜33の表面およびその近傍部分を除去して溝34を形成する。

【0116】次に、図44に示すように、溝34を埋めるようにシリコン選択エピタキシャル膜35を形成する。なお、シリコン選択エピタキシャル膜35の成長条件は、実施の形態4における図33に示す工程において説明した条件と同様である。

【0117】その後、実施の形態5において説明した図40に示す工程のように、シリコン選択エピタキシャル膜35およびシリコンゲルマニウム選択エピタキシャル膜33にp型の不純物をイオン注入法により注入することでチャネル不純物領域(図示せず)を形成する。

【0118】次に、実施の形態5において説明した図4 1に示す工程のように、チャネル不純物領域上にゲート 絶縁膜(図示せず)を形成する。そのゲート絶縁膜上に ゲート電極(図示せず)を形成する。さらにこの後、コ ンタクトホール形成工程や配線形成工程等(いずれも図 示せず)を経ることで、電界効果トランジスタを備えた 半導体装置の主要部が完成する。

【0119】本半導体装置の製造方法では、実施の形態5において説明した半導体装置の製造方法と比べると、シリコンゲルマニウム選択エピタキシャル膜33は、側壁シリコン酸化膜29を形成することなく溝25に形成される。これにより、シリコンゲルマニウム選択エピタキシャル膜33は、チャネルが形成される領域のより端部にまで位置することになる。

【0120】その結果、シリコンゲルマニウム選択エピタキシャル膜33は、シリコン選択エピタキシャル膜35により均等に歪みを与えることができて、キャリアの移動度がより均一になって、トランジスタの電気的特性がさらに安定する。

【0121】なお、上記実施の形態では、nチャネル型の電界効果トランジスタを例に挙げて説明したが、本半導体装置の製造方法は、pチャネル型の電界効果トランジスタに対しても適用することができる。この場合には、エクステンション領域およびソース/ドレイン領域は、p型不純物としてボロンやBF₂を注入することで形成することが望ましい。また、チャネル不純物領域は、リンやヒ素などのn型不純物を導入して形成することが望ましい。

【0122】今回開示された実施の形態はすべての点で 例示であって、制限的なものではないと考えられるべき であり、本発明の範囲は上記の説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る

[0123]

【発明の効果】本発明の1つの局面における半導体装置の製造方法によれば、ゲート電極直下のチャネル領域となる領域の表面とその近傍部分およびゲート電極の直下に拡散する不純物領域の部分が除去され、その除去された部分が所定の膜で埋め込まれることで、ゲート電極直下の領域の不純物の濃度分布を制御することができる。その結果、1対の不純物領域およびゲート電極を含む電界効果トランジスタにおけるしきい値電圧を制御することができて電気的特性に優れた半導体装置が得られる。【0124】好ましくは、不純物領域形成工程は、チャ

ネル領域となる領域上にダミー電極を形成する工程と、ダミー電極をマスクとして、半導体基板の表面に第1導電型の不純物を導入する工程とを含み、不純物領域形成工程と除去工程との間に、ダミー電極を除去する工程を含み、埋め込み工程は、所定の膜として、少なくとも第1のシリコンエピタキシャル成長層を形成する工程を含み、電極形成工程は、埋め込み工程の後にダミー電極が除去された領域上にゲート電極を形成する工程を含んでいることで、熱処理に伴ってゲート電極直下の領域に形成される。そして、その拡散した不純物領域の部分を除去し第1のシリコンエピタキシャル成長層で埋め込んだ後に本来のゲート電極が形成されるため、電界効果トランジスタにおける実効的なゲート長が短くなるのを防止することができるとともに、寄生抵抗をなくすことができる

【0125】また好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層の表面およびその近傍の部分を除去する工程と、除去された第1のシリコンエピタキシャル成長層の部分を埋め込むようにさらに第2のシリコンエピタキシャル成長層を形成する工程とを含んでいることで、ゲート電極直下に位置する第2のシリコンエピタキシャル成長層により、チャネルが形成される領域の不純物濃度をより精密に制御することができ、たとえば第2のシリコンエピタキシャル成長の不純物濃度を第1のシリコンエピタキシャル成長の不純物濃度を第1のシリコンエピタキシャル成長の不純物濃度を第1のシリコンエピタキシャル成長の不純物濃度よりも低くすることで、電界効果トランジスタのしきい値電圧の低電圧を図ることができる。

【0126】好ましくは、不純物領域形成工程の前に、チャネル領域となる領域を形成するための、第2導電型の不純物を前記半導体基板の表面に導入する工程を備えていることで、電界効果トランジスタにおけるショートチャネル効果を抑制するための第2導電型の不純物が拡散することで不純物濃度がより高くなったチャネル領域となる領域の表面およびその近傍部分が除去される。その除去された部分が第1のシリコンエピタキシャル成長層で埋め込まれることで、ゲート電極直下の領域の不純物濃度を制御することができて、電界効果トランジスタのしきい値電圧を制御することができる。

【0127】また好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層の不純物濃度をチャネル領域となる領域の不純物濃度よりも低い第2導電型の不純物濃度とする工程を含み、除去工程は、ゲート電極が延びる方向に沿って側部が順テーパ状となる溝部を形成する工程を含んでいることで、不純物領域の直下には比較的不純物濃度の高いチャネル領域となる領域が残る。これにより、電界効果トランジスタのショートチャネル効果を抑制することができる。

【0128】さらに好ましくは、1対の不純物領域およびチャネル領域を区画するための分離領域を形成する工

程を備え、除去工程は、チャネル領域となる領域と分離 領域とが接する部分からチャネル領域となる領域に向かって側部が順テーパ状になる溝部を形成する工程を含ん でいることで、ゲート電極直下の領域の分離領域の近傍 に比較的不純物濃度の高いチャネル領域となる領域が残 る。これにより、分離領域近傍の電界集中に伴ってしき い値電圧のより低い寄生トランジスタが形成されるのを 抑制して、リーク電流の低減を図ることができる。

【0129】好ましくは、埋め込み工程は、第1のシリコンエピタキシャル成長層を形成する前に、所定の膜として、たとえば I V族元素などのシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいることで、そのシリコンエピタキシャル成長層により、第1のエピタキシャル成長層に歪みが生じる。これにより、第1のエピタキシャル成長層におけるキャリアの移動度が向上して、たとえば電界効果トランジスタの動作速度が向上する。

【0130】具体的には、除去工程は側面と底面とを有する溝部を形成する工程を含み、埋め込み工程は、少なくとも溝部の底面上にシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいることが好ましい。

【0131】さらに埋め込み工程は、溝部の底面上にのみシリコン以外の他の元素を含むシリコンエピタキシャル成長層を形成する工程を含んでいることが好ましく、この場合には、第1のエピタキシャルシリコン成長層に均一に歪みを与えることができる。

【0132】本発明の他の局面における半導体装置によれば、シリコン以外の他の元素を含むシリコン膜により、シリコン膜に歪みが生じる。これにより、シリコン膜におけるキャリアの移動度が向上して、1対の不純物領域とゲート電極とを含む電界効果トランジスタの動作速度等が向上する。

【0133】そのシリコン膜に歪みを与えることのできるシリコン以外の元素としては、具体的には、IV族元素、または、シリコンと格子定数が異なる元素であることが好ましい。このような元素は、シリコンの結晶中に容易に添加することができる。

【0134】好ましくは、シリコン膜はゲート電極の直下の1対の不純物領域によって挟まれた領域の表面の全面に位置することで、キャリアが移動するシリコン膜に均一に歪みを与えることができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図2】 同実施の形態において、図1に示す工程の後に行われる工程を示す断面図である。

【図3】 同実施の形態において、図2に示す工程の後に行われる工程を示す断面図である。

【図4】 同実施の形態において、図3に示す工程の後

に行われる工程を示す断面図である。

- 【図5】 同実施の形態において、図4に示す工程の後に行われる工程を示す断面図である。
- 【図6】 同実施の形態において、図5に示す工程の後 に行われる工程を示す断面図である。
- 【図7】 同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。
- 【図8】 同実施の形態において、図7に示す工程の後 に行われる工程を示す断面図である。
- 【図9】 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。
- 【図10】 同実施の形態において、図9に示す工程の 後に行われる工程を示す断面図である。
- 【図11】 同実施の形態において、図10に示す工程 の後に行われる工程を示す断面図である。
- 【図12】 同実施の形態において、図11に示す工程 の後に行われる工程を示す断面図である。
- 【図13】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。
- 【図14】 同実施の形態において、図13に示す工程 の後に行われる工程を示す断面図である。
- 【図15】 同実施の形態において、図14に示す工程 の後に行われる工程を示す断面図である。
- 【図16】 本発明の実施の形態3に係る半導体装置の 製造方法の一工程を示す一断面図である。
- 【図17】 同実施の形態において、図16に示す工程 の後に行われる工程を示す断面図である。
- 【図18】 同実施の形態において、図17に示す工程 の後に行われる工程を示す断面図である。
- 【図19】 同実施の形態において、図18に示す工程 の後に行われる工程を示す断面図である。
- 【図20】 同実施の形態において、図19に示す工程 の後に行われる工程を示す断面図である。
- 【図21】 同実施の形態において、図20に示す工程 の後に行われる工程を示す断面図である。
- 【図22】 同実施の形態において、図21に示す工程の後に行われる工程を示す断面図である。
- 【図23】 同実施の形態において、図22に示す工程の後に行われる工程を示す断面図である。
- 【図24】 同実施の形態において、図23に示す工程 の後に行われる工程を示す断面図である。
- 【図25】 同実施の形態において、図24に示す工程を示す他の断面図である。
- 【図26】 同実施の形態において、図24に示す工程 の後に行われる工程を示す断面図である。
- 【図27】 同実施の形態において、図26に示す工程を示す他の断面図である。
- 【図28】 同実施の形態において、図26に示す工程の後に行われる工程を示す断面図である。
- 【図29】 同実施の形態において、図28に示す工程

- を示す他の断面図である。
- 【図30】 同実施の形態において、図28に示す工程 の後に行われる工程を示す断面図である。
- 【図31】 同実施の形態において、図30に示す工程を示す他の断面図である。
- 【図32】 本発明の実施の形態4に係る半導体装置の 製造方法の一工程を示す一断面図である。
- 【図33】 同実施の形態において、図32に示す工程 の後に行われる工程を示す断面図である。
- 【図34】 同実施の形態において、図33に示す工程 の後に行われる工程を示す断面図である。
- 【図35】 同実施の形態において、図34に示す工程 の後に行われる工程を示す断面図である。
- 【図36】 本発明の実施の形態5に係る半導体装置の 製造方法の一工程を示す一断面図である。
- 【図37】 同実施の形態において、図36に示す工程 の後に行われる工程を示す断面図である。
- 【図38】 同実施の形態において、図37に示す工程 の後に行われる工程を示す断面図である。
- 【図39】 同実施の形態において、図38に示す工程 の後に行われる工程を示す断面図である。
- 【図40】 同実施の形態において、図39に示す工程 の後に行われる工程を示す断面図である。
- 【図41】 同実施の形態において、図40に示す工程 の後に行われる工程を示す断面図である。
- 【図42】 本発明の実施の形態6に係る半導体装置の 製造方法の一工程を示す一断面図である。
- 【図43】 同実施の形態において、図42に示す工程 の後に行われる工程を示す断面図である。
- 【図44】 同実施の形態において、図43に示す工程 の後に行われる工程を示す断面図である。
- 【図45】 従来の半導体装置の製造方法の一工程を示す一断面図である。
- 【図46】 図45に示す工程の後に行われる工程を示す断面図である。
- 【図47】 図46に示す工程の後に行われる工程を示す断面図である。
- 【図48】 図47に示す工程の後に行われる工程を示す断面図である。
- 【図49】 図48に示す工程の後に行われる工程を示す断面図である。
- 【図50】 図49に示す工程の後に行われる工程を示す断面図である。
- 【図51】 従来の半導体装置の問題点を説明するための一断面図である。
- 【図52】 従来の半導体装置の問題点を説明するため の他の断面図である。
- 【図53】 図51に示す半導体装置の部分拡大断面図である。
- 【図54】 図51に示す半導体装置のエクステンショ

ン領域の不純物濃度プロファイルを示す図である。

【図55】 従来の半導体装置における電界効果トランジスタの一等価回路を示す図である。

【図56】 図51に示す半導体装置のチャネル不純物 領域の不純物濃度プロファイルを示す図である。


【図57】 図52に示す半導体装置の部分拡大断面図である。


【図58】 従来の半導体装置における電界効果トランジスタの他の等価回路を示す図である。


【符号の説明】


1 シリコン基板、2 ウェル、3 素子分離膜、4


パッド酸化膜、5、7、13 シリコン酸化膜、6 ポリシリコン膜、8 ダミーゲート電極、9a、9b エクステンション領域、10 側壁シリコン窒化膜、11a、11b ソース/ドレイン領域、12a、12bコバルトシリサイド膜、14、19、22、25、34溝、15、20、23、27、31、35 シリコン選択エピタキシャル膜、16、21、24、28、32チャネル不純物領域、17 ゲート絶縁膜、18 ゲート電極、26、30、33 シリコンゲルマニウム選択エピタキシャル膜、29 側壁シリコン酸化膜。

















フロントページの続き

(72)発明者 三浦 成久

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 阿部 雄次

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 徳田 安紀

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 5F040 DA06 DA16 DA17 DC01 EC04

EC07 EC08 EC09 ED03 EE01

EE02 EE05 EF02 EF11 EK05

FA02 FA07 FC02 FC06 FC11

FC21

5F045 AB01.AB02 AC01 AC05 AD08

AD09 AD10 AD11 AD12 AD13

AE01 BB16 DB02 HA04 HA05